GRUPO DE LABORATORIO No. 2
Grupo Ingeniería : 8CN
Presentado
por :
Erika
Sanchez Sandoval correo: esanchezsandoval@yahoo.com
Daniel
Augusto Correa correo: dacc007@hotmail.es
Laboratorio No. 3:
Desarrollo de Laboratorio :
Las memorias de lectura son aquellas que durante una escritura muestran
en las terminales de salida la información que estaba guardada en la posición
que está siendo direccionada, para este proceso es necesario tener una señal de
reloj la cual obtenemos de la FPGA partiendo del bloque de gestores de reloj
digitales .
El oscilador de la FPGA es 50MHz, por tanto se debe calcular la
frecuencia deseada :
frecuencia deseada:1Hz
Escala:50M
Valor a configurar= Escala /2 =25MHz
Luego de conocer el valor de la frecuencia , la incluimos en el código vhdl
junto con un contador quien será el encargado de recorrer 16 posiciones de la
memoria con una longitud por palabra de 8 bits. Finalmente se genera el esquemático configurando las entradas y salidas correspondientes.
No hay comentarios.:
Publicar un comentario